0000000000555339
AUTHOR
Axel Moinet
De l'existence d'arbres couvrants complètement disjoints dans les réseaux sans fil
International audience; Les arbres couvrants complètement disjoints (CIST) présentent un réel intérêt dans les réseaux, aussi bien pour des opérations d'augmentation de robustesse que d'équilibrage de charge, de fractionnement du trafic, ...Leur étude théorique a montré de nombreux challenges liés à leur calcul et leur quantification. Nous proposons ici une formulation ILP originale et montrons par des résultats de simulation sur des modèles représentatifs des réseaux sans fil que plusieurs CIST peuvent être calculés lorsque la densité du réseau est suffisamment élevée. Nous montrons que dans ce type de réseaux, la densité et le nombre de noeuds sont proportionnels au nombre de CIST qui peu…
WiseEye: A Platform to Manage and Experiment on Smart Camera Networks
International audience; Embedded vision is probably at the edge of phenomenal expansion. The smart cameras are embedding some processing units which are more and more powerful. Last decade, high-speed image processing can be implemented on specifically designed architectures [1] nevertheless the designing time of such systems was quite high and time to market therefore as well. Since, powerful chips (i.e System On Chip) and quick prototyping methodologies are contently emerging [2],[3],[4] and enable more complex algorithms to be implemented faster. Moreover, smart cameras which are embedding flexible and powerful multi-core processors or Graphic Processors Unit (GPU) are now available and …
A New Development Framework for Multi-Core Processor based Smart-Camera Implementations
International audience; The exponential evolution of the smart camera processing performances is directly linked to the improvements on hardware processing elements. Nowadays, high processing performances can be reached considering hardware targets which enables a high level of task parallelism to be implemented. Highly regular tasks are good candidate for a reconfigurable logic implementation and less regular parts of the algorithm could be described on the processor. Meanwhile the prototyping time is related to the selected target and the associated development methodology. The implementation on reconfigurable logic is highly efficient in exploiting the intrinsic task parallelism neverthe…